組合邏輯電路：加法器、比較器與應用

📝 歷屆考古題

• 114年 統測 第22題
  當 $B_2B_1B_0=101$，$A_2A_1A_0=100$，則密文 $C_2C_1C_0$ 為下列何者？
  查看 AI 詳解 →
• 114年 統測 第23題
  設計圖(四)解密(還原)電路的輸出為 $F_2F_1F_0$，可分別將密文 $C_2C_1C_0$ 還原，使 $F_2=A_2$，$F_1=A_1$，$F_0=A_0$，下列電路何者正確？
  查看 AI 詳解 →
• 113年 統測 第27題
  如圖(四)所示之數位電路，使用4個全加器(Full Adder)、4個XOR閘與4個AND閘所組成，其中輸入 $A=A_3A_2A_1A_0$，輸入 $B=B_3B_2B_1B_0$，輸出 $S=S_3S_2S_1S_0$…
  查看 AI 詳解 →
• 112年 統測 第27題
  若要使U3執行正確的BCD碼校正功能，則U3的B₀B₁B₂B₃接法，下列何者正確？
  查看 AI 詳解 →
• 112年 統測 第28題
  U2電路設計，下列何者正確？
  查看 AI 詳解 →
• 111年 統測 第28題
  圖(八)為一使用4位元加法器所設計的數位電路，其中輸入訊號為$A_3A_2A_1A_0$、$X_3X_2X_1X_0$和前級進位輸入(Carry-In)$C_0$。當$C_0=1$且輸入訊號$A_3A_2A_1A_0=1010$…
  查看 AI 詳解 →
• 111年 統測 第29題
  全加器的輸入訊號為 A、B 與前級進位輸入 ( Carry - In ) $C_{in}$，輸出訊號為和 S 與進位輸出(Carry-Out)$C_{out}$，關於全加器的功能敘述與邏輯運算式，下列…
  查看 AI 詳解 →
• 110年 統測 第11題
  圖(六)為使用標準全加器 (FA) 所組成之加減法電路，其中 $A_0 \sim A_3$、$B_0 \sim B_3$ 及 Sub 為輸入端，$S_0 \sim S_3$ 及 X 為輸出端，則關於此…
  查看 AI 詳解 →
• 110年 統測 第15題
  某同學實習時手邊只有圖(九)中的6顆IC，欲組合出1個1位元的全加器(Full Adder, FA)，則下列敘述何者正確？
  查看 AI 詳解 →
• 108年 統測 第7題
  並列加法器電路及其輸入邏輯值如圖(二)，經一段運算時間後其輸出 Σ4 Σ3 Σ2 Σ1 結果應為下列何者？
  查看 AI 詳解 →
• 108年 統測 第24題
  如圖(十)電路之功能為下列何者？
  查看 AI 詳解 →
• 106年 統測 第15題
  4 位元的加法器 IC 74LS83，其輸入接腳有“加數”與“被加數”外，還有“前級進位”位元；輸出接腳有“和”與“進位”位元，請問一顆 74LS83 全部的接腳數目為何？
  查看 AI 詳解 →
• 106年 統測 第16題
  圖(八)所示為利用四位元並列加法器所設計的邏輯電路，其中，輸入信號為 $A_4A_3A_2A_1$、$X_4X_3X_2X_1$ 和前級進位輸入 $C_0$，相加後產生的輸出信號為 $S_4S_3S_2S_1$…
  查看 AI 詳解 →
• 105年 統測 第8題
  一全減器其被減數為 $X$，減數為 $Y$，前級借位為 $B_i$，差以 $D$ 表示，借位輸出為 $B_o$，下列何者為此全減器的真值表？
  查看 AI 詳解 →